DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

Best Available Copy

02252456 **Image available**
MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: 62-169356 [JP 62169356 A]

PUBLISHED: July 25, 1987 (19870725)

INVENTOR(s): YAMABE KIKUO

IMAI KEITAROU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or

Corporation), JP(Japan)

APPL NO.: 61-008959 [JP 868959]

FILED: January 21, 1986 (19860121)

INTL CLASS: [4] H01L-027/04

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)
JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 572, Vol. 12, No. 9, Pg. 36, January

12, 1988 (19880112)

ABSTRACT

PURPOSE: To improve the reliability of an MOS capacitor and the like, by forming a thermal oxide film on a substrate, thereafter removing the thermal oxide film by etching, rounding the protruded or recessed part at the surface of silicon, and thereafter newly forming an oxide film on the surface of the silicon.

CONSTITUTION: A field oxide film 2 is formed on a P-type Si substrate 1. A groove 3 is formed in the substrate 1. An oxide film 4 (rounded oxide film) is once formed in oxygen including NF(sub 3) gas of 50 ppm at 800 deg.C for 30 minutes. Thereafter, the oxide film 4 is etched away. Then, a gate oxide film 5 having a thickness of 15 nm is formed in dry oxygen at 900 deg.C. Then, phosphorus added polycrystalline silicon 6 for a gate electrode is further formed thereon.

19日本国特許庁(JP)

命特許出願公開

@ 公 開 特 許 公 報 (A)

昭62-169356

@Int_CI_4

識別記号

厅内黎理香号 C-7514-5F

● 砂公開 昭和62年(1987)7月25日

H 01 L 27/04

客査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 半導体装置の製造方法

②特 順 昭61-8959

②出 顧 昭61(1986)1月21日

砂発 明 者 紀久夫 砂発明 者 今 井 馨 太 郎

川崎市幸区小向東芝町 1 株式会社東芝総合研究所内 川崎市幸区小向東芝町 1 株式会社東芝総合研究所内

⑪出 買 人 株式会社東芝

川崎市幸区堀川町72番地

20代 建 人 弁理士 則近 憲佑 外1名

1. 発明の名称

半導体装置の製造方法

2. 特許額求の報酬。

① 立体形状を有するシリコン裏面を厳化して 酸化塩を形成するにあたり、シリコン裏図をフッ || |学化合物ガスを単加した酸化性学展気中で熱酸化 | して酸化腺を形成することを特徴とする半端体質 屋の製造方法。

② 前配立体形状を有するシリコンが単結系シ リコン基板であることを特徴とする特許設定の領 到野1項記載の半導体装置の衰退方法。

□ 前記フッ袋化合物のガスを添加した酸化性 辛間気中で熱致化緩を形成した後、これをエッチ ング除去し、この熱量化質を除去した簡記シリコ ン設督に所望の酸化腺を形成することを特殊とす る特許請求の集階第1項記載の半導体装置の製造 方站.

3. 発明の詳細な説明 【産業上の利用分野】

本発明は、半導体装置の製造方法に係わり、た とえば立体形状を有するシリコン基板上にむける MOSキャパシタの製造方法に関する。 【従来の技術】

MOSダイナミックメモリ(d RAM)は比例 輸小規に使って妻子の雑額化。高袋を化が進める れている。 dRAMの特成芸術であるMOSキャ パシタも何外ではなく、 ゲート酸化螺算tox五ぴ 面徴Sの総小が進んでいる。スケーリング係数を αとすると、ゲート単化点瓜はtoz/αに、面敷は 3/ m²になる。 MOSキャパシタの容量では終世 半を∢として、 C= ŧS/toxと扱わされるため、

比何歳小義の容量C' は、C' =C/sとなり、 ・Veに小さくなる。こうしてMOSキャパショの 容量が小さくなると、アルファ縞発表によるソフ トエラーが起り易くなり、またビット級の容量と の比が小さくなってセンス食業が小さくなる軸条 興動作を生じる原因になったりする。 このためー 数にMOSキャパシラの函数はS/e*ではなく、

3/6の縮水に止めることが行われていた。しかし

特開昭 62-169356 (2)

世代毎に寸法船小は進み、信観性の高いもRAM を得ることは疑罪に近付きつつある。

MOSキャパシタの容量を大きくする手段として、書電率の大きい絶象機、 何えばTa,0。関等を用いることも検討されているが、米だ実用になっていない。また10an以下の極めておい何級性の高いシリコン酸化酸の適用が検討されているが、これも極めて高純皮の続水や薬品を必要とし、また消浄皮の高いクリーンルームを必要とする、等の進由で実用になっていない。

そこで現在、MOSキャパシタの容量を増大する有力な方法として、半導体基板表面に排を振り、 占有面積を増大を包含力値が検討されている。とうのでは、を包含力値が検討されている。とうのは、をしている。がはイオンエッチングでは、の何度をもって形成すると、次のようなはいは、ののである。即ちこの機な機(四部)の上部が低めている。即ちこの部分(角部)は由率単級が極めて、無酸化によりゲート線を形成した時、こ

本発明は、凹部立たは凸部が形成された半導体 基板表面を一旦フッ湖化合物を含んだ酸化等面気 中にさらし、設記半導体基板上に熱酸化酶を形成 する。しかる後、この熱酸化膜をエッチング除去 することによってシリコン表面の凹部立たは凸部 の形状に丸みをもたせ、その後シリコン表面に新 たに酸化属を形成する。

(作用)

次に作用について哲単に説明する。

の角体において平坦部より酸化酸なが移くなる。 この現象は次のように説明されている。シリコン を酸化すると、形成される酸化酸の体積は元のシ リコンの約2.3位になる。 このため酸化が進行す ると、シリコンーシリコン酸化吸料面の酸化铍値 では圧縮応力が動き、前述の角部では応力の泉中 が起こる前級、酸化が抑制されるものと思われる。

このように常の底部或いは上部の角部で酸化腹 即が平地部より着くなると、この部分は耐圧が低 くなり低い電界で大きいリーク電波を十分小さく保 となる。使用電圧でのリーク電波を十分小さく保 つためにゲート酸化硬厚を厚くすると、平坦部で は厚くなりすず、排を掘って面積を大きくするこ とによる容量増大の効果が減酸されることになる。

本売明は、日郎または凸郎を形成した半途体益級表面に均一な厚さの酸化膜、例えばゲート酸化態を形成して、MOSキャパシタ等の値観性を向上することができる。半導体装置の製造方法を優供することを目的とする。

【韓重点を解決するための手段】

たイオン性結合となっている。このため負のイオンをもつ酸剤分子との結合はより容易になる。

使ってファ祭のシリコン表面への到達はシリコンの酸化性をより高くし、平均的に酸化における 毎面反応速度を大きくする。

何えば700でで100ppsのRF。を参加した乾燥放弃中でシリコン表面を酸化した場合、線形回腹化係数B/Aと放物線器酸化係数B はそれぞれ、2.6×10⁻¹ m²/h であり、回盤度の乾燥酸素中での酸化の場合は、B/A=2.6×10⁻¹ m²/h であり、 MF。 協加 と / h 、 B =3.6×10⁻¹ m²/h であり、 MF。 協加 と リB/Aが 2 桁大きくなっている。 これから終形 例 域から放物線 環境域への移行の目安となる A 値は、 MF。 を添加することにより1.4 m から190人に 減少することがわかる。

つまり、 #F。を縁加した乾燥機関中の場合、乾燥機楽中のみで酸化した場合と此べ、より薄い膜 脚から拡散体速による機化に移行する。

その結果、何えば凸部コーナー部分は、凸部の コーナー部以外の平収部に比べ応力の作用で酸化

特開昭62-169356(3)

護球が得く形成されるがフッ葉の到達によってフッ素化介物を重加しない場合に比べより早く拡散 は这による他化に入り、コーナー部分でも早担部 とほぼ均一な護摩を得ることができ、又凹部コー ナー部分においては拡散体这による酸化は逆に抑 割されるのでSi/SiO。界面は丸みを帯びた形状に 形成されるものと考えられる。

(実施例)

この後、第1個(c)のように800でで50ppaのNE, を含んだ酸物中30分間で一旦、酸化酸物(丸め酸 化酸)を形成し、その後この酸化酸物をエッチン が除去する。しかる後、原知の方法により第1日 (d)に示す知く800での乾燥酸剤中で認厚15naのゲート酸化酸のを形成し、さらにその上にゲート電 紙用リン物類多糖品シリコンのを形成する。

その他第1頭(e)に示すように、第1例(d)の多 結晶シリコン母をパターニングしてキャパシタ 極(6')を形成し、 次いでスイッチングMOSF ET倒域保に新たにゲート酸化酸(5')を形成し、 更にその上にゲート電観(6')を形成し、ソース。 ドレイン領域のn*形層(7)、砂を形成して、第一例 (e)に示したメモリセルを完成する。

以上のような実施側の効果を次に設明する。上記実施側に使ってゲート酸化粧が形成された。
100000個の潜を含み且つキャパシタ常種を共通にしたMOSキャパシタと、使来用いられている方位で就過酸素が質気中、 900℃の条件でゲート酸化度が形成された同様の複遊の MOSキャパシタのリーク電視(ゲートを促生である。 聞かない 第2 間は 英野 伊 では、 佐 来方法に比べてリーク電流が大幅に低減されている。

こうして本実施例によれば、酸化時に課の角の部分での応力集中をおこすことなく均一な原さでゲート酸化膜を形成することができ、MOSキャパシタのリーク環境の増大をもたらすことなく、ゲート酸化膜原を小さくして大きい容量を得ることができる。

なお上記突旋何ではAF。添加の酸化は800で、50 PPB、AF。/O。評買気で30分階としたが、 その条件 は、本実施例に銀定されるものではない。

例入ば文献 (H. Morita, et. al. appl. Phys.

Lett., Vol. 45. No.12, P.1312 *Pluorine ~ enhanced thermal oxidation of silicon in the presence of NF。" (1984)) に説明されているように酸化粧序の増加は NF。の協加が微量の場合、酸化粧度が高い程、 順著である。又、NF。の協加量は増加するに使い酸化粧のエッチングも同時に遂行するので、 酸化酸厚はNF。添加量に対してほぼ一定になる。 それ故、NF。添加量と酸化粧度とパラメータとして、所留の酸化酸厚を適宜形成してもよい。

また本実施例ではNF。番加による酸化解的はエッテング数表し、その数ゲート酸化膜のを新たに形成したが、 NF。係加による酸化酸のをそのままゲート酸化膜として用いることも可能である。(発明の効果)

本発明によれば、凹部または凸部等の立体形状を有する半導体基板製画に均一な謎がのゲート酸化設を形成することができる。これは本発明の条件に使えば、成長する酸化設中に浸存する応力の 腹解方向の限分値のばらつき(即ち、凹部や凸部 の平地部と角部での応力の設度方向の複分値の差) が10%程度以下に保たれ、この結果応力集中が効 果的に防止されるためである。従ってこのゲート 液化膜を用いて例えば容量が大きく且つリーク電 液の小さいMOSキャパンタを形成することがで さる。またこのMOSキャパンタを用いて高値で 化はRAMを積成すれば、はRAMのソフトエラ ーによる熱動作の確率を下げ、またセンスアンプ の動作会様を大きいものとすることができる。

更に一般に、酸化銀中の応力集中の最和は、酸化銀額低中では約950で以上から順着となり、それ以下では応力集中を緩和することは実際上開業となってくる。

しかし本発明においては西部又は四部等の立体 形状を有する半線体基板表面を酸化によって丸め る(丸め酸化)数、フッ酸化合物を酸化性非微な 中に添加することにより、400で以下の条件でも 十分基板表面の立体形状を丸める効果のある丸め 酸化を低級処理にて行なうことが可能である。

4. 風面の糠草な鉄明

玛爾昭 62-169356 (4)

第1回(e)~(e)は本発明の一実施例として dRAMセルの製造工程を示す新面回、第2回は 同変施例の効果を説明する為のゲート酸化膜のリ ーク組織物性を従来例と比較して示す物性図であ

1 ··· p 型SI基板、 2 ··· フィールド酸化酶、

3 … 键。 4 … 丸的酸化以。


5 . 5′ . 5″ …ゲート酸化酶.

6…多緒最シリコンゲート信性。


6' , 6' …多種高シリコンゲート程値、


7,8… 6*型層。

代理人 弁理士 朗 近 寧 佑 問 竹 花 哥久男



特開昭 62-169356 (5)





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.